英文
行业资讯

全部分类

韬（t）定律VS摩尔定律 两条半导体演进路线的投研对比

2026-05-29

 

 

一、核心差异：从 “拼尺寸” 到 “拼效率”

表格

对比维度 摩尔定律（Moore Law） 韬（τ）定律（Tao Law）
提出者 / 时间 戈登・摩尔（英特尔），1965 年 何庭波（华为），2026 年
核心思想 几何缩微（Geometric Scaling）：缩小晶体管物理尺寸，每 18-24 个月晶体管密度翻倍 时间缩微（Temporal Scaling）：压缩信号传播时延 τ，通过逻辑折叠、架构优化提升等效密度
技术路径 依赖先进制程与 EUV 光刻，从 180nm 一路演进到 2nm 不依赖 EUV，在成熟制程上通过逻辑折叠、3D 堆叠、信号时延优化实现性能突破
当前状态 面临物理极限与成本爆炸双重挑战，3nm 以下成本指数级上升 已量产 381 款芯片验证路径，2031 年目标达到 1.4nm 等效密度
受益产业链 集中于 ASML、台积电、Synopsys 等少数巨头 国产替代全链受益：华为海思、中芯国际、华虹、PCB、国产 EDA 等
投资逻辑 押注全球龙头，赢家通吃 押注国产替代链，中小企业机会更多

二、通俗理解：两种 “提升性能” 的底层逻辑

1. 摩尔定律：靠 “把路修得更宽”

把芯片比作一座城市，晶体管是建筑，电子信号是车流。

  • 摩尔定律的做法是：不断缩小建筑体积，在同样面积里塞更多建筑，让车流量（性能）翻倍。
  • 但问题是：当建筑小到原子尺度，再往下缩就会遇到物理极限，而且修建 “超窄路” 的成本会指数级飙升，现在已经越来越难走通。

2. 韬定律：靠 “让车流跑得更快”

同样是这座城市，韬定律换了个思路：

  • 不执着于把建筑做小，而是通过重新规划路线、优化红绿灯、修建立交桥（逻辑折叠、3D 堆叠、总线重构），让车流（信号）跑得更快，减少等待和绕路的时间。
  • 即使建筑（晶体管）尺寸不变，也能让整个城市的通行效率（系统性能）大幅提升，而且不依赖天价的 EUV 光刻机，成熟制程也能玩出花。

三、关键结论：不是替代，而是 “换道超车”

  • 两者并非互相否定，而是互补关系：摩尔定律管 “空间密度”，韬定律管 “时间效率”，共同支撑后摩尔时代的半导体演进。
  • 对中国企业而言，韬定律提供了一条绕开 EUV 封锁、依托成熟制程实现性能突破的全新路径，让国产芯片设计、制造、封测、EDA 等产业链环节都有了新的成长机会。